光焱科技 胜焱电子科技 Enlitech
Previous slide
Next slide
Tell us more, we’ll
Enlighten Your Ideas!

2023年 IISW:意法半导体研究团队提出针对紧凑、低功耗的3D堆叠SPAD优化的二极管结构和像素电路

重点摘要

  1. 使用40奈米CMOS工艺,提出了一个间距为17微米的背照式3D堆叠SPAD。
  2. 这项技术实现了卓越的940奈米PDE达到5%,同时功耗仅为每脉冲70飞持。
  3. 示范了最大计数速率达到85百万次/秒,显著减轻了高照明应用中像素缩放的压力。
  4. 展示了温度在-20°C到80°C范围内的稳定性能,PDE、抖动、速度和功耗几乎保持恒定。
  5. 优化的二极管结构和新颖的像素电路为密集、低功耗、高性能的SPAD阵列带来了重大进步。
  6. 这项工作展示了一个有效的3D整合和像素设计解决方案,以继续扩展SPAD技术在LIDAR和成像等应用中的应用。

研究背景

单光子雪崩二极管(SPADs)对于飞行时间成像和激光雷达等应用至关重要。3D堆叠技术使得SPAD装置更小、更敏感且能耗更低,因此非常适合便携式应用。本研究提出了一个间距为10.17微米的背照式3D堆叠SPAD,并使用40纳米CMOS制程。此堆叠结合了为光学优化的自定义顶层与紧凑低功耗的40纳米底层。并针对继续扩展SPAD技术所需的低功耗和高速运作设计了新颖的像素电路。

研究成果

背照式设计使得近红外灵敏度比之前的正面装置提高了10倍。经过优化的表面纹理进一步增强了吸收能力4倍,使得在940纳米波长下的光子检测效率(PDE)高达18.5%。

这得益于垂直二极管结构,能够在60°C时实现低击穿电压(VBD)为18.6V,以及每脉冲的最小电荷量(CPP)为70fC,大幅降低能耗。

新型像素电路展示了以仅2.5V的过量偏压达到85Mcps的最快最大计数率(MCR),减少了对更小像素的需求。

值得注意的是,这种性能在-20°C至80°C范围内保持稳定,PDE、抖动(119ps FWHM)、速度和功率的变化均不超过15%。

通过实施3D集成并定制光学、掺杂和电路,这项工作实现了最先进的敏感度和噪声,并取得了突破性的速度和功率指标。

研究方法

3D堆叠技术

  • 针对光学进行优化的定制顶层成像工艺
  • 针对紧凑、低功耗处理的40纳米底层
  • 通过晶片焊接连接各层

背照式处理

  • 表面加工纹理和抗反射涂层
  • 类似沟渠形状以增加光学路径长度
  • 使用3D-FDTD模拟来优化图案

雪崩二极管设计

  • 垂直N+覆盖PWell结合面,进行最佳掺杂
  • 在击穿电压下完全消耗5微米基板
  • 采用P掺杂保护环以防止边缘击穿

像素电路设计

  • 高电压阴极节点上的熄灭和检测
  • 高阻值熄灭电阻以限制功耗
  • 通过MOM电容器进行交流耦合的检测器
  • 快速反相器脉冲成形
  • 用于像素失效的Cascode晶体管

特性测试

  • 光子检测效率与波长的比较
  • 暗计数率、抖动测量
  • 最大计数速率的光计数率
  • 温度依赖性

与最新像素性能的比较

结论

这项研究中优化的3D堆叠技术和新颖的像素电路,对于SPAD阵列来说是一个重大的突破。高灵敏度、低功耗和高速度将有助于LIDAR和便携式成像等应用。对于单光子检测的进展,需要进一步扩展密集、低功耗的SPAD阵列。这项研究展示了一个有效的解决方案,利用3D整合和优化的像素设计。

Fig. 1. 我们的背照式3D堆叠SPAD像素剖面。

Fig. 4. 在60°C下,光子检测效率与波长和过量偏压的关系。

Fig. 8.在60°C下,光计数率(LCR)与过量偏压的测量。最大计数率(MCR)值对应于每条LCR曲线的峰值。

原文连结:

Loading

发表回复